中国团队存储器研究取得系列进展-yb体育app官网

近日，中国科学院上海微系统与信息技术研究所宋志棠、雷宇研究团队，在三维相变存储器（3d pcm）亚阈值读取电路、高可靠编程电路、模型方面取得了系列进展，成果发表在国际学术期刊ieee transactions on circuits and systems i: regular papers等。

一、3d pcm亚阈值读取电路

3d pcm是最先进的独立式新型存储技术之一。3d pcm读取和编程操作都需要开启双向阈值选通器件（ots），芯片的疲劳次数被限制在10e6，和传统存储器dram的10e16存在差距。cea-leti（法国原子能委员会）g. navarro等人于2017年提出了器件层面的亚阈值读取技术，把存储单元读取电压设置在ots阈值电压以下，提高了芯片寿命（g. navarro, vlsi’17）。但亚阈值读取技术在电路应用中，有以下困难：（a）读取电流相比常规读取电流下降~100倍，读取速度相应减慢~100倍；（b）读取裕度相比常规读取裕度下降~50倍；（c）漏电与读取电流比上升，可靠性大幅下降。因此，目前亚阈值读取的相关研究仍停留在器件，未跨越到电路层面（j. woo, iscas’19）。

针对以上挑战，团队提出了一种亚阈值自适应参考漏电补偿（arlc）读出电路。arlc读出电路有效地采样和补偿了阵列中的泄漏电流，并基于所选单元的数据状态和地址提供自适应参考。结果显示，相比于传统读出电路，arlc读出电路读取裕度提升11.1倍，读取速度提升85%，良率提升60.3%，读疲劳提升51倍。

图1 亚阈值读取概念和电路

二、高密度3d pcm高可靠编程电路

20 nm工艺节点及以下，3d pcm的写操作可靠性受到写干扰、ir压降、漏电等非理想因素的严重影响，sk hynix和micron公司认为这是3d pcm难以微缩的重要原因（micron @ iedm’23, sk hynix @ vlsi’23, iedm’22 & iedm’18）。针对以上挑战，团队归纳了影响泄露电流大小的主要因素：选中bl上数据状态、选中单元的行地址和选中单元的列地址。量化了泄露和最优编程电流，提出了地址敏感和数据敏感写电流自动配置电路。其将热干扰导致周围非晶态单元错误的概率降低了900倍以上，单元疲劳提高至原来的7.49倍，显著提高了3d pcm的可靠性。

图2 高密度3d pcm高可靠编程电路

三、1s1r存储单元spice模型

1s1r是3d pcm的基本存储单元，带有monte carlo功能的 1s1r spice 模型是3d pcm可靠性设计和良率提升的关键，也是国际空白。

图3 模型和实测数据对比

团队在国际上首次提出带有monte carlo功能的1s1r spice模型，依据ots、pcm由电场强度控制阈值转换的特性，引入了参数的统计分布，准确模拟1s1r单元电学特性的统计分布，并在spice电路级仿真中还原3d pcm的真实工艺波动，提升了电路设计的可靠性。进一步，使用所提出的模型对亚阈值读取的设计参数进行了探索，包括：亚阈值读取泄漏电流量化、最小读出采样时间设定、最大阵列尺寸设定、减轻泄漏电流影响的方法。

封面图片来源：拍信网