存储市场酝酿新一轮dram技术革命-yb体育app官网

ai应用浪潮之下，高性能存储器需求持续攀升，以hbm为代表的dram风生水起。同时，为进一步满足市场需求，存储厂商也在酝酿新一轮dram技术“革命”。

01
4f square dram顺利开发

韩媒消息，近期三星电子副总裁柳昌植对外表示，三星下一代dram技术进展良好，除了1b dram正在顺利量产之外，4f square dram技术也在顺利开发，计划在2025年开发出4f square dram的初始样品。

资料显示，4f square是三星开发的下一代dram技术，其中“f”是特征尺寸（feature size），用以衡量dram单元中晶体管等组件尺寸；“square”则用于衡量向单元中的晶体管施加电压的组件面积大小。

业界表示，早期dram单元结构是8f square，目前商业化的dram主要采用6f square，与上述两项技术相比，4f square采用垂直信道晶体管 ( vct：vertical channel transistor ) 结构，可将芯片表面积减少30%。dram密度与性能随着单元面积的减小而提升，因此ai等应用推动之下，4f square这项技术也逐渐受到存储大厂的青睐。

此前三星表示，许多公司正努力将技术过渡到4f square vct dram，不过需要克服一些困难，包括开发氧化物沟道材料和铁电体等新材料等。业界认为，2025年三星4f square dram的初始样品或为对内发布，另一家半导体厂商东京电子预估，采用vct和4f square技术的dram将在2027年至2028年出现。

图片来源：东京电子

除此之外，早前媒体还报道，三星计划应用混合键合（hybrid bonding）yb体育app官网的技术支持4f square dram的生产，混合键合是下一代封装技术，指的是芯片垂直堆叠，能提高单元密度，进而提高性能，该技术也将对hbm4以及3d dram带来影响。

02
hbm4呼之欲出

ai时代下，hbm尤其是hbm3e在存储器市场发展如鱼得水，引发三大dram原厂争相布局。同时，新的较量也开始打响，主要围绕下一代hbm4技术展开。

图片来源：sk海力士

今年4月sk海力士已经宣布将携手台积电共同开发hbm4。据悉，两家公司将首先致力于针对搭载于hbm封装内最底层的基础裸片（base die）进行性能改善。hbm是将多个dram裸片（core die）堆叠在基础裸片上，并通过tsv技术进行垂直连接而成；为专注下一代hbm4技术的开发，三星已经成立了新的“hbm开发团队”。7月，三星电子存储部门新事业企划组组长choi jang-seok透露，公司正在开发单堆栈达48gb的大容量hbm4内存，预计明年投产。近期，媒体报道，三星计划使用4nm先进制程工艺生产hbm4 逻辑裸晶（logic die）；美光则规划2025年—2027年推出hbm4 ，而到2028年则正式步入hbm4e。

除了生产工艺之外，dram原厂针对未来hbm，还在积极布局混合键合技术。相较现有键合工艺，混合键合无需在dram内存层间添加凸块，而是将上下两层直接铜对铜连接，可显著提高信号传输速率，更适应ai计算对高带宽的需求。

今年4月，媒体报道三星成功制造了基于混合键合技术的16层堆叠hbm3内存，该内存样品工作正常，未来16层堆叠混合键合技术将用于hbm4量产；sk海力士计划于2026年在其hbm生产中采用混合键合；此外，美光也正着手开发hbm4，会考虑采用包括混合键合在内等相关技术，目前一切都在研究中。

03
3d dram进程加速

3d dram（三维动态随机存取内存）是一种具有全新存储单元结构的dram技术，不同于传统dram水平放置存储单元，3d dram通过垂直堆叠存储单元的方式，可显著提高单位面积内的存储容量并带来更高的效率，因而被视为下一代dram发展的关键。

传统dram与3d dram比较（图片来源：应用材料）

存储器市场中，3d nand flash早已实现商业化应用，3d dram技术则仍处于研发阶段。不过，随着ai、大数据等应用快速发展，高容量、高性能存储器需求也将攀升，未来3d dram有望成为存储器市场主流产品之一。

hbm技术开启了dram 3d化之路，让dram从传统2d走向了3d，不过当前的hbm并不能被认同为3d dram技术。三星4f square vct dram与3d dram概念更为接近，但这不是3d dram唯一的方向与目标，存储厂商对3d dram有着更丰富设想。

三星计划2030年实现3d dram商业化发展，2024年三星对外展示了两项3d dram技术，包括vct和堆叠dram（stacked dram），三星首先引入vct技术，之后升级到堆叠dram，将多组vct堆在一起，以持续提升dram容量与性能。针对堆叠dram，三星表示，其可充分利用z轴向空间，较小面积容纳更多存储单元，单芯片容纳提升至100gb以上。今年5月，三星表示，包括三星在内的一些公司已经成功制造出16层3d dram，他同时强调，现阶段公司不准备大规模生产3d dram产品。3d dram预计将通过晶圆对晶圆（wafer-to-wafer）等混合键合技术来制造，同时三星也在考虑把bspdn（背面供电网络）技术应用于3d dram。

美光方面，据业界爆料，美光提交了与三星不同的3d dram专利申请，计划在不放置cell的情况下改变晶体管和电容器的形状。

sk海力士方面，6月韩媒businesskorea报道，sk海力士5层堆叠的3d dram的制造良率已达56.1%。这意味着在单个测试晶圆上制造的约1000个3d dram中，约有561个可行器件被生产出来。实验性的3d dram显示出与目前使用的2d dram相似的特性，业界表示，这是sk海力士首次披露其3d dram开发的具体数字和特性。

除此之外，美国neo半导体公司（neo semiconductor）也在布局3d dram。去年，neo半导体宣布推出全球首款3d dram原型：3d x-dram。该技术与3d nand flash类似，都是堆叠层数提高内存容量，有良率高、成本低、密度大幅提升等优点。

图片来源：neo半导体

neo半导体表示2025年将推出第一代3d x-dram就有230层堆栈，核心容量128gb，相较2d dram内存16gb容量，提升数倍。

封面图片来源：拍信网