amd说明3d封装技术，将改变芯片设计概念-yb体育app官网

8月22~24日举行的hot chips 33半导体产业线上会议，处理器大厂amd说明3d堆叠技术发展方向，分享旗下3d v-cache的细节。 amd表示，封装选择和芯片架构将决定产品性能、功率、面积和成本，amd称为ppac。 如果将发表和即将推出的产品纳入，amd有多达14种小芯片设计封装架构正在进行。

外媒报导，amd负责封装技术发展的高级研究员raja swaminathan表示，并非每个yb体育app官方下载的解决方案都适合所有产品。 即使未来模块化设计和协调封装架构已是业界共识，且各厂商展示的yb体育app官方下载的解决方案都证明这点。 因成本问题，并非所有方案都适合消费市场。 如装有3d垂直暂存（3d v-cache）技术的zen 3架构桌上型处理器，要有12核心以上或16核心，并提供l3暂存内存的处理器才适用。

6月amd就介绍过3d垂直暂存技术是采用台积电soic技术。 随着硅通孔（tsv）增加，未来amd会专注更复杂的3d堆叠技术，如核心堆栈核心、ip堆叠ip等项目，最终硅通孔间距会非常紧密，以至于模组拆分、折叠，甚至电路拆分都成为可能，彻底改变目前对处理器的认知。

amd 还分享一些用在 zen 3 架构处理器的 3d v-cache 技术，使用 3d 微突（micro bump）和硅通孔互连方案，结合全新亲水介电键合与 direct cu-cu 键合技术。 混合键合间距仅 9μ，小于英特尔 forveros 互连的 10μ。 amd预计3d chiplet技术能提供3倍互连能效，以及15倍互连密度。

封面图片来源：拍信网