imec发布1nm以下制程蓝图：finfet将于3nm到达尽头-yb体育app官网
来源：technews科技新报
近日，比利时微电子研究中心(imec)发表1纳米以下制程蓝图，分享对应晶体管架构研究和开发计划。
外媒报导，imec制程蓝图显示，finfet晶体管将于3纳米到达尽头，然后过渡到gate all around(gaa)技术，预计2024年进入量产，之后还有fsfet和cfet等技术。
.jpg)
△source：imec
随着时间发展，转移到更小的制程节点会越来越贵，原有的单芯片设计方案让位给小芯片(chiplet)设计。imec的制程发展愿景，包括芯片分解至更小，将缓存和存储器分成不同的晶体管单元，然后以3d排列堆叠至其他芯片功能上。这方法严重依赖后端供电网络(bpdn)，将所有供电改到晶体管背面。
.jpg)
△source：imec
借助系统技术合作最佳化，imec重新思考设计过程，对系统和目标应用需求建立结构模式，然后利用这些知识提供资讯设计芯片。芯片拆分为独立单元，以使用不同类型晶体管最佳化每个单元的性能特征，从而降低成本。其目标之一就是将缓存及存储器拆分到独立3d堆叠设计层，降低芯片堆叠的复杂性。
.jpg)
△source：imec
“cmos 2.0”制程被认为是通往真正3d芯片之路，目前amd利用3d v-cache技术将l3暂存堆叠在计算芯片顶部以增加容量。而imec的想法则是将整个缓存层次包含于自己架构，l1、l2和l3缓存垂直堆叠在构成处理核心的晶体管上。每层缓存都将用最适合的晶体管创建，由于sram微缩大幅减缓，这意味着可以让sram未来使用旧节点以降低成本，理想情况下3d堆叠还可帮助缓解与大型缓存相关的延迟问题。
.jpg)
封面图片来源：拍信网
-
微信
精彩资讯扫码关注
-
rss
实时更新科技资讯
- 1、「dramexchange-全球半导体观察」包含的内容和信息是根据公开资料分析和演释，该公开资料，属可靠之来源搜集，但这些分析和信息并未经独立核实。本网站有权但无此义务，改善或更正在本网站的任何部分之错误或疏失。
- 2、任何在「dramexchange-全球半导体观察」上出现的信息（包括但不限于公司资料、资讯、研究报告、产品价格等），力求但不保证数据的准确性，均只作为参考，您须对您自主决定的行为负责。如有错漏，请以各公司官方网站公布为准。
- 3、「dramexchange-全球半导体观察」信息服务基于"现况"及"现有"提供，网站的信息和内容如有更改恕不另行通知。
- 4、「dramexchange-全球半导体观察」尊重并保护所有使用用户的个人隐私权，您注册的用户名、电子邮件地址等个人资料，非经您亲自许可或根据相关法律、法规的强制性规定，不会主动地泄露给第三方。
- 「dramexchange-全球半导体观察」所刊原创内容之著作权属于「dramexchange-全球半导体观察」网站所有，未经本站之同意或授权，任何人不得以任何形式重制、转载、散布、引用、变更、播送或出版该内容之全部或局部，亦不得有其他任何违反本站著作权之行为。
微信公众平台